This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- CÓLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

CLIPPEDIMAGE= JP411135757A

PAT-NO: JP411135757A

DOCUMENT-IDENTIFIER: JP 11135757 A

TITLE: DRAM CELL ARRAY AND MANUFACTURE THEREOF

PUBN-DATE: May 21, 1999

INVENTOR-INFORMATION:

NAME COUNTRY

GOEBEL, BERND N/A

BERTAGNOLLI, EMMERICH

KLOSE, HELMUT N/A

N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY

SIEMENS AG

N/A

APPL-NO: JP10238525 APPL-DATE: August 25, 1998

INT-CL_(IPC): Ho1L027/108; Ho1L021/8242

ABSTRACT

PROBLEM TO BE SOLVED: To form a DRAM cell array of a high package density, by a method wherein first and second source and drain regions are connected to a memort condenser and a bit line extending in a direction of crossing a word line.

SOLUTION: Parallel second trenchs are formed in a substrate 1a, and a semiconductor structure having one source/drain region S/D1a of vertical selection transistors and a channel region Kaa is provided therebetween, and the source/drain region S/D1a forms a channel stop region Ca adjacent to two edges. Two edge gate dielectrics Gda are provided and a word line W1a is formed in the second trench, and a memory condenser and a bit line connected to a first source/drain region S/D1a are formed and are connected to a second source/drain region S/D2a. Accordingly, it is possible to form a DRAM cell array of high package density having 1 transistor memory cell.

COPYRIGHT: (C)1999, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-135757

(43)公開日 平成11年(1999)5月21日

(51) Int.CL⁶

識別記号

H01L 27/10

FΙ

671B

621B

681B

HO1L 27/108 21/8242

審査請求 未離求 請求項の数29 OL (全 22 頁)

(21)出願番号

特膜平10-238525

(22)出旗日

平成10年(1998) 8月25日

(31)優先権主張番号 19737386.0

(32) 任先日

1997年8月27日

(33)優先權主張國

ドイツ (DE)

(71)出版人 390039413

シーメンス アクチエンゲゼルシャフト

SIEMENS AKTIENGESEL

LSCHAFT

ドイツ連邦共和国 D-80333 ミュンヘ

ン ヴィッテルスパッハープラッツ 2

(72) 発明者 ベルント ゲーベル

ドイツ連邦共和国 ミュンヘン クルトー

アイスナーーシュトラーセ 41/7

(72)発明者 エンメリッヒ ペルタニョリ

ドイツ連邦共和国 ミュンヘン ノルデン

トシュトラーセ 5

(74)代理人 弁理士 矢野 數據 (外3名)


最終頁に続く

(54) 【発明の名称】 DRAMセルアレイおよび鉄DRAMセルアレイの製造方法

(57)【要約】

【課題】 メモリセルとして 1トランジスタメモリセル を有する高いパッケージ密度のDRAMセルアレイを提 供する。

【解決手段】 バーチカル選択トランジスタのソース/ ドレイン領域とチャネル領域を有する半導体構造体が設 けられており、これはトレンチの間に配置されている。 半導体構造体の2つのエッジのうち一方においてチャネ ル領域Kaaの高さのところに、チャネル形成を阻止す るエレメントが配置されている。両方のエッジには、ソ ース/ドレイン領域とそれぞれ1つのワードラインW 1 aが接している。ビットラインBlaのために、トレン チG2a内に2つのワードラインW1aが形成される。 トレンチG2aの沿って隣り合う半導体構造体のエレメ ントは、トレンチG2aの一方のエッジと、隣り合うト レンチの一方のエッジに交互に配置されている。メモリ コンデンサは基板1aの上または基板1aの中に設けら れる。



【特許請求の範囲】

【請求項1】 DRAMセルアレイにおいて、

バーティカルMOSトランジスタとして構成されたそれ ぞれ1つの選択トランジスタとメモリコンデンサとを有 するメモリセルと、

互いに対向する2つのエッジを有する半導体構造体が設けられており、

該半導体構造体は、前記選択トランジスタにおける2つ のソース/ドレイン領域のうち少なくとも一方のソース /ドレイン領域(S/D1a)と、その下におかれたチ 10 ャネル領域(Kaa)とを有しており、

前記ソース/ドレイン領域(S/D1a)は半導体権造体の2つのエッジに接しており、

前記チャネル領域(Kaa)は、半導体構造体の2つの エッジのうちゲート誘電体(Gda)が隣接している方 のエッジに接しており、

該ゲート誘電体 (Gda) には、第1のワードライン (Wla)と接続されたゲート電極 (Gaa)が隣接しており、

前記半導体構造体における2つのエッジのうち他方のエ 20 ッジには、前記選択トランジスタのチャネル領域(Kaa)の高さのところに、チャネル形成を阻止するエレメントが配置されており、

チャネル形成を阻止する該エレメントの隣りにおいて前 記半導体構造体の外に第2のワードライン(Wla)が 配置されており、

前記ソース/ドレイン領域のうち第1のソース/ドレイン領域 (S/D1a) は、メモリコンデンサと接続されており、

前記ソース/ドレイン領域のうち第2のソース/ドレイ 30 ン領域 (S/D2a)は、ワードライン (Wla)と交 差する方向で延在するビットライン (Bla)と接続さ れていることを特徴とする、

DRAMセルアレイ。

【請求項2】 チャネル形成を阻止するエレメントはチャネルストップ領域(Ca)である、請求項1記載のDRAMセルアレイ。

【請求項3】 第2のソース/ドレイン領域 (S/D2 e) は、基板 (1 e) の表面 (O e) に対し垂直に延びる軸 (A) に関して、第1のソース/ドレイン領域 (S 40 /D1 e) の上方に配置されており、

メモリコンデンサは基板(1e)内に配置されている、 請求項1または2記載のDRAMセルアレイ。

【請求項4】 第1のソース/ドレイン領域(S/D1d)は、基板(1d)の表面(Od)に対し垂直に延び 6軸(A)に関して、第2のソース/ドレイン領域(S/D2d)の上方に配置されており、

該第2のソース/ドレイン領域 (S/D2d) はビットライン (B1d) の一部分であり、

隣り合うビットライン (Bld) は第1の絶縁構造体

(11d)により互いに分離されている、

請求項1または2記載のDRAMセルアレイ。

【請求項5】 ビットラインは、基板(1a)の表面(Oa)に対し垂直に延在する軸(A)に関して、第2のソース/ドレイン領域(S/D2a)の下方で模方向に配置されており、

該ビットライン (B1a) は、導電性構造体を介して第 2のソース/ドレイン領域 (S/D2a) と接続されて おり、

10 第2のソース/ドレイン領域(S/D2a)の上にチャネル領域(Kaa)が配置されており、該チャネル領域(Kaa)の上に第1のソース/ドレイン領域(S/D1a)が配置されている、

請求項1または2記載のDRAMセルアレイ。

【請求項6】 第2の拡散領域 (D2b) によりビットライン (B1b) が取り囲まれており、

基板(1b)は第1の導電形でドープされており、

該第1の導電形とは逆の第2の導電形で前記第2の拡散 領域 (D2b) がドープされており、

節 導電性構造体により第1の拡散領域が取り囲まれている。

請求項5記載のDRAMセルアレイ。

【請求項7】 ビットライン(Blc)は、第3の絶縁 構造体(I3c)により基板(lc)から電気的に絶縁 されており、

夢電性構造体(Lc)により、ドープされたポリシリコンと第1の拡散領域(D1c)が取り囲まれている、 請求項5記載のDRAMセルアレイ。

【請求項8】 ビットライン (Bla) は第2の導電形 でドープされた領域として、該第2の導電形とは逆の第 1の導電形でドープされた基板 (la) 内に配置されて おり

導電性構造体により第1の拡散領域(D1a)が取り囲まれている、請求項5記載のDRAMセルアレイ。

【請求項9】 折り返しビットライン (Bla) が設けられており、

ワードライン (Wla) とビットライン (Bla) は実質的に直線的に延在しており、

第2のトレンチ(G2a)に沿って前記ワードライン) (W1a)のそれぞれ2つが延びており、

ワードライン (Wla) の1つに沿って隣り合うメモリセルの各半導体構造体における第1のエッジは、第2のトレンチ (G2a) の1つにおける第1のエッジ (2F1a) と一致しており、

ワードライン (Wla) に沿って隣り合うメモリセルの 各半導体構造体における第2のエッジは、隣り合う第2 のトレンチ(G2a)における第2のエッジ(2F2 a)と一致しており、

ワードライン (Wla) に沿って互いに隣り合うメモリ 50 セルにおいてチャネル形成を阻止するエレメントは、第

2

2のトレンチ (G2a) における第1のエッジ (2F1 a) のところと、隣り合う第2のトレンチ (G2a) に おける第2のエッジ (2F2a) のところに、 交互に配 置されており、

ワードライン (W1a) に沿って隣り合うメモリセルの うち1つおきのメモリセルにおける選択トランジスタの ゲート電極(Gaa)が、ワードライン(Wla)と接 続されており、

該ゲート電極 (Gaa) はワードライン (Wla) の一 部分である、

請求項1~8のいずれか1項記載のDRAMセルアレ 1.

【請求項10】 ビットライン (Bla)に沿って隣り 合うメモリセルにおいてチャネル形成を阻止するエレメ ントは、第2のトレンチ (G2a) における第1のエッ ジ(2F1a)にすべて配置されているか、または第2 のエッジ (2F2a) にすべて配置されている、 請求項 9記載のDRAMセルアレイ。

【請求項11】 ワードライン(W1d)とビットライ ン(B1d)は実質的に直線的に延在しており、

第2のトレンチ (G2d) に沿ってそれぞれ1つのワー ドライン (W1 d) が延びており、

1つのワードライン(W1d)に沿って隣り合うメモリ セルにおける各半導体構造体の第1のエッジは、第2の トレンチ(G2d)の第1のエッジと一致しており、 ワードライン (W1d) に沿って隣り合うメモリセルに おける各半導体構造体の第2のエッジは、別の第2のト レンチ (G2d) における第2のエッジ (2F2d) と 一致しており、

おいてチャネル形成を阻止するエレメントは、第2のト レンチ (G2d) における第1のエッジにすべて配置さ れているか、または第2のエッジ (2F2d) にすべて 配置されており、

ワードライン (Wld) に沿って隣り合うメモリセルに おける各選択トランジスタのゲート電極(Gad)は、 ワードライン (W1d) と接続されており、

該ゲート電極 (Gad) はワードライン (Wld) の一 部分である、

請求項1~8のいずれか1項記載のDRAMセルアレ

【請求項12】 メモリセルにおいてチャネル形成を阻 止するエレメントは、第2のトレンチ (G2d) におけ る第1のエッジにすべて配置されているか、または第2 のトレンチ (G2d) における第2のエッジ (2F2 d) にすべて配置されている、請求項11記載のDRA Mセルアレイ。

【請求項13】 DRAMセルアレイの製造方法におい

互いに平行に延在する第2のトレンチ(G2a)を基板 50 ト(Kb)のセルフアライメントによる形成において、

(1a) に形成して、それら第2のトレンチ (G2a) の2つの間に、バーティカル選択トランジスタにおける 2つのソース/ドレイン領域のうち少なくとも一方のソ ース/ドレイン領域 (S/D1a)と、その下に配置さ れたチャネル領域 (Kaa)とを有する半導体構造体を 生じさせ、前記ソース/ドレイン領域(S/D1a) は、第2のトレンチ(G2a)により形成される半導体 構造体の対向する2つのエッジに隣接し、

該半導体構造体において、その2つのエッジのうち一方 10 をマスクし、2つのエッジのうち他方を斜めにイオン注 入することで、チャネル領域 (Kaa) の高さのところ にチャネルストップ領域(Ca)を形成し、

該半導体構造体の2つのエッジにゲート誘電体(Gd a)を設け、

前記第2のトレンチ (G2a) にワードライン (W1 a)を形成し、

2つのソース/ドレイン領域のうち第1のソース/ドレ イン領域(S/Dla)と接続されるメモリコンデンサ を形成し、

20 ワードライン(Wla)と交差して延在するビットライ ン(Bla)を形成し、該ビットラインを2つのソース **/ドレイン領域のうち第2のソース/ドレイン領域(S** /D.2a)と接続することを特徴とする、

DRAMセルアレイの製造方法。

【請求項14】 ワードライン(Wla)の形成におい て、第2のトレンチ(G2a)の形成後に導電性材料を 析出し、前記第2のトレンチ(G2a)内にそれぞれ2 つのワードライン (Wla) がスペーサのかたちで形成 されるまでエッチバックし、

ビットライン (Bld)に沿って隣り合うメモリセルに 30 ワードライン (Wla)の1つに沿って隣り合う各メモ リセルのチャネルストップ領域(Ca)を、ワードライ ン (Wla) が配置されている第2のトレンチ (G2 a) における第1のエッジ(2F1a)と、第2のトレ ンチ (G2a) のうち降り合うトレンチにおける第2の エッジ (2F2a)とに、交互に隣接させて形成する、 請求項13記載の方法。

> 【請求項15】 ワードライン(Wla)の形成におい て、第2のトレンチ(G2d)に導電性材料を充填し、 ビットライン (B1d) に沿って隣り合うメモリセルに 40 おけるチャネルストップ領域 (Ca) を、第2のトレン チ (G2d) における第1のエッジにすべて隣接させる か、または第2のエッジ (2F2d) にすべて隣接させ て形成する、

請求項13記載の方法。

【請求項16】 下にチャネル領域(Kab)の配置さ れたソース/ドレイン領域(S/D1b)の上に、絶縁 材料から成る第1の補助層 (H1b)を形成し、第2の 補助層(H2b)を半導体材料から形成し、

ソース/ドレイン領域 (S/D1b) に対するコンタク

5

ワードライン(W1b)の形成後、

a) 絶縁材料を析出し、第2の補助層(H2b)が露出 するまで平坦化することによって第2の絶縁構造体(I 2b)を形成し、

b) 半導体材料を絶縁材料に対し選択的にエッチングすることによって第2の補助層(H2b)を形成し、

c)第1の補助層(H1b)が除去され、第1のソース /ドレイン領域(S/D1b)または第2のソース/ド レイン領域(S/D2e)が露出するまで、絶縁材料を エッチングし、d)導電性材料を析出してエッチング し、これによってコンタクト(kb)を生じさせる、 請求項13~15のいずれか1項記載の方法。

【請求項17】 チャネル領域 (Kae) のための層 (Ske) に、第2のソース/ドレイン領域 (S/D2e) のための互いに平行に延在するストライプ状の領域 (Ge) を形成し、

第2のソース/ドレイン領域(S/D2e)の上方また は第2の補助層(H2e)の上方に、絶縁材料から成る 第4の補助層(H4e)と、半導体材料から成る第5の 補助層(H5e)と、絶縁材料から成る第3の補助層 (H3e)を形成し、

第2のトレンチ (G2e)を形成するため、少なくとも 第3の補助層 (H3e)と第4の補助層 (H4e)と第 5の補助層 (H5e)で構造化し、

半導体材料をエッチングすることで第2のトレンチ(G2e)を形成し、ここで第3の補助層(H3e)はマスクとしてはたらき、

次に第3の補助層(H3e)を除去し、

チャネルストップ領域(Ce)の形成後、絶縁材料を析出し、第5の補助層(H5e)が露出するまで平坦化し、

第2のソース/ドレイン領域(S/D2e)のための領域(Ge)を覆わないマスクを用いることで絶縁材料を部分的に除去し、ここで第5の補助層(H5e)により第4の補助層(H4e)が保護され、

第2のトレンチ (G2e) の底部に接して、イオン注入 とアニーリングにより第1のソース/ドレイン領域 (S/D1e)を形成し、

半導体材料のエッチングによりコンデンサのメモリノード(Sp)を形成し、コンデンサ誘電体(Kde)を形成し、続いて導電性材料を析出し、メモリノードの高さが第1のソース/ドレイン領域(S/D1)の範囲に位置するまで該導電性材料をエッチングし、これによって第5の補助層(H5e)を除去し、第4の補助層(H4e)により第2のソース/ドレイン領域(S/D2e)または第2の補助層(H2e)が保護され、

次にコンデンサ誘電体(Kde)を部分的に除去し、導電性材料を析出し、メモリノード(Sp)が第1のソース/ドレイン領域(S/D1e)のそれぞれ1つと接続されるよう、該導電性材料をエッチバックし、

次にゲート誘電体(Gde)を形成し、

続いてワードライン(Wle)を形成する、

請求項13または16記載の方法。

【請求項18】 第1のソース/ドレイン領域(S/D 1a)を、基板(1a)の表面(Oa)に対し垂直に延 びる軸(A)に関して、第2のソース/ドレイン領域 (S/D2a)の上方に形成し、

互いに平行に延在する第1のトレンチ (G1a)を形成 1.

10 第1のトレンチ(G1a)を該第1のトレンチ(G1a)の上辺まで少なくとも部分的に、ビットライン(B1a)と接する絶縁材料で充填し、

マスクを用いて絶縁材料と半導体材料をエッチングする ことによって、前記第1のトレンチ(G1a)と交差す る方向で該第1のトレンチよりも部分的にフラットな第 2のトレンチ(G2a)を形成し、

前記絶縁材料から第1の絶縁構造体(I1a)を生じさせ、該絶縁構造体により、前記第2のトレンチ(G2a)に沿って隣り合うメモリセルを互いに分離する、請20 求項13~17のいずれか1項記載の方法。

【請求項19】 少なくとも第2のトレンチ(G2a) を満たす材料を析出し、該材料を、前記軸(A)に関して第2のトレンチ(G2a)の本来の最も深い深さよりもさらに深い深さまでエッチングすることによって、第2のトレンチ(G2a)に平坦な底部を成す底部構造体(Ba)を形成する、請求項18記載の方法。

【請求項20】 第1の絶縁構造体(I1a)を第2の ソース/ドレイン領域(S/D2a)の上に形成した 後、絶縁材料から成る第1の補助層(H1a)を形成し て構造化し、

ワードライン (Wla) を部分的に第1の補助層 (H1a) に隣接させて形成する、

請求項18または19記載の方法。

【請求項21】 第1の絶縁構造体(I1a)を第2の ソース/ドレイン領域(S/D2a)または第1の補助 層(H1a)の上に形成した後、第2の補助層(H2 a)およびその上に第3の補助層(H3a)を形成し、 第2のトレンチ(G2a)を形成するため、第2の補助 層(H2a)と第3の補助層(H3a)を構造化し、

ド (Sp) を形成し、コンデンサ誘電体 (Kde) を形 40 半導体材料のエッチングにより第2のトレンチ (G2成し、続いて導電性材料を析出し、メモリノードの高さ a)を形成し、ここで第3の補助層 (H3a) は第1の が第1のソース/ドレイン領域 (S/D1) の範囲に位 マスクとしてはたらき、

> 第2のトレンチ(G2a)の底部構造体(Ba)の形成 にあたり、第2の補助層(H2a)は第2のマスクとし てはたらく、

請求項19または20記載の方法。

【請求項22】 第1のソース/ドレイン領域(S/D 1d)を、基板(1d)の表面(Od)に対し垂直に延 びる軸(A)に関し、第2のソース/ドレイン領域(S 50 /D2d)の上方に形成し、

6

第2のソース/ドレイン領域 (S/D2d) をビットライン (B1d) の一部分として形成し、

隣り合う各ビットライン(Bld)を互いに電気的に絶 縁する第1の絶縁構造体(Ild)を形成する、

請求項13~16または18のいずれか1項記載の方 法。

【請求項23】 ビットライン (B1d) のための層 (SBd) を形成し、その上にチャネル領域 (Kad) のための層 (SKd) を、さらにその上に第1のソース /ドレイン領域 (S/D1d) のための層 (SSd) を形成し

ビットライン (B1d) のための層 (SBd) が分断されるよう第1のトレンチ (G1d) を形成し、これによりビットライン (B1d) と第2のソース/ドレイン領域 (S/D2d) はビットライン (B1d) の一部分として生じ、

第1のトレンチ (G1d) を絶縁材料で充填することによって、ビットライン (Bld)を互いに電気的に絶縁する第1の絶縁構造体 (I1d)を形成し、

第2のトレンチ(G2d)を、ビットライン(B1d)のための層(SBd)を分断することなく該層(SBd)の中まで達するように形成し、これにより第1のソース/ドレイン領域(S/D1d)、チャネル領域(Kad)、およびビットライン(B1d)の一部分として第2のソース/ドレイン領域(S/D2d)が生じる、請求項18または22記載の方法。

【請求項24】 ビットライン (B1a)を、半導体材料を含む基板 (1a)の表面 (Oa)に対し垂直に延在する軸 (A)に関して、選択トランジスタの第2のソース/ドレイン領域 (S/D2a)の下方で横方向に形成し、

ビットライン(Bla)を第2のソース/ドレイン領域 (S/D2a)と接続する導電性材料(Lla)を形成し、

第2のソース/ドレイン領域 (S/D2a) の上に選択トランジスタのチャネル領域 (Kaa) を形成し、該チャネル領域 (Kaa) の上に選択トランジスタの第1のソース/ドレイン領域 (S/D1a) を形成する、

請求項13~16または18~21のいずれか1項記載 の方法。

【請求項25】 ビットライン (B1a)を第1のトレンチ (G1a)に沿って形成し、

第1の絶縁構造体 (Ila)をビットライン (Bla)を介して形成する、

請求項18または24記載の方法。

【請求項26】 ビットライン (B1b) を形成するため、第1のトレンチ (G1b) を第2の導電形でドープされたポリシリコンで部分的に満たし、

アニーリングにより、ドープされたポリシリコンからド ーパントを周囲へ拡散させ、これによりビットライン (Blb)を基板(1b)から分離する第2の拡散領域 (D2b)が生じ、

基板(1b)を前記第2の尊電形とは逆の第1の尊電形 でドープし、

第2のトレンチ (G2b) の底部に隣接させて、イオン 注入とアニーリングにより第2のソース/ドレイン領域 (S/D2b)を形成し、

第1のトレンチ(G1b)が第2のトレンチ(G2b) と重なり合っている領域において絶縁材料を除去するこ とによって導電性構造体を形成し、これによりビットラ インを部分的に露出させ、第2のトレンチ(G2b)内 で斜めにイオン注入を行うことで第1の拡散領域を形成 する、

請求項25記載の方法。

【請求項27】 ビットライン(Blc)を基板(1c)から分離するため、第1のトレンチの側面に第3の 絶縁構造体(I3c)を設け、

次にビットライン (Blc)を形成するため、第1のトレンチ (Glc)を部分的に導電性材料で満たし、

20 第2のトレンチ(G2c)の底部に隣接させて、イオン 注入およびアニーリングにより第2の導電形でドープさ れた第2のソース/ドレイン領域(S/D2c)を形成 し

ドープされたポリシリコンおよび第1の拡散領域(D1c)を取り囲む準電性材料(L)の形成において、

- a) 第1のトレンチ(G1c)と部分的にオーバラップ し部分的にオーバラップしていない第2のトレンチの領域における絶縁材料を除去し、これによってビットラインを部分的の露出させ、
- ス/ドレイン領域 (S/D2a) の下方で横方向に形成 30 b) 第2の導電形でドープされたポリシリコンを析出し てエッチバックし、
 - c) アニーリングにより、ドープされたポリシリコンの ドーパントを周囲に拡散させ、これによりドープされた ポリシリコンを基板 (1 c) から分離する第1の拡散領 域 (D1 c) を生じさせる、

請求項25記載の方法。

【請求項28】 基板(1a)を第1の導電形でドープ し、

第1の尊電形とは逆の第2の導電形でドープされたビッ 40 トライン (Bla)を、イオン注入およびアニーリング により第1のトレンチ (Gla)の底部に隣接させて形 成し、

第2のトレンチ(G2a)の底部に隣接させて、イオン 注入およびアニーリングにより第2のソース/ドレイン 領域(S/D2a)を形成し、

等電性構造体の形成において、第1のトレンチ(G1 a)と第2のトレンチ(G2a)とが重なり合う領域における絶縁材料を除去し、これによりビットライン(B1a)を部分的に露出させ、第2のトレンチ(G2a)

50 内での傾斜イオン注入により第1の拡散領域(D1a)

8

を形成する、

請求項25記載の方法。

【請求項29】 第2のトレンチ(G2a)の底部に隣接させて、第2のソース/ドレイン領域(S/D2a)をイオン注入およびアニーリングにより形成し、

第2のソース/ドレイン領域 (S/D2a) のイオン注 入後、導電性構造体を形成する前に半導体材料をエッチ ングし、これにより第2のトレンチ (G2a) を部分的 に深くし、ただしビットライン (B1a) よりも常に高 く保持し

導電性構造体の形成後、第2のトレンチ(G2a)の底部構造体(Ba)を形成する、

請求項25~28のいずれか1項記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、DRAMセルアレイおよび該DRAMセルアレイの製造方法に関する。 【0002】

【従来の技術】DRAMセルアレイすなわちダイナミックなランダムアクセスの行われるメモリセルアレイの場合にはほとんど、いわゆる1トランジスタメモリセルがもっぱら使用される。1トランジスタメモリセルは、選択トランジスタとメモリコンデンサを有している。メモリコンデンサには、論理値0または1を表す情報が電荷のかたちで蓄積されている。この場合、ワードラインを介して選択トランジスタを制御することにより、ビットラインを介してこの情報を読み出すことができる。

【0003】メモリの世代が代わるにつれて記憶密度が増加していくので、1トランジスタメモリセルの所要面積は世代ごとに小さくなっていかなければならない。ス 30トラクチャサイズの低減は、そのときどきの技術で製造可能な最小のストラクチャサイズ下によって制限されているので、それに付随して1トランジスタメモリセルの変更も行われることになる。したがって1Mビット世代までは、選択トランジスタもメモリコンデンサもプレーナ素子として実現されてきた。そして4Mビットのメモリ世代からは、選択トランジスタとメモリコンデンサを3次元で配置することによって面積をさらに低減する必要があった。

【0004】1つの可能な構成として挙げられるのは、 メモリコンデンサをプレーナ形ではなくトレンチとして 実現することである(たとえば K. Yamada 等による "A deeptrenched Capacitor technology for 4 MBit DRAM s", Proc. Intern, Electronic Devices and Materials IEDM 85, p.702)。

【0005】別の可能な構成として、たとえばアメリカ合衆国特許 US-PS 5 376 575 などに記載のバーチカル MOSトランジスタの使用が挙げられる。

【0006】先顧のドイツ連邦共和国特許出願 1962062 にチャネル領域が配置されている。上方のソース/ドリ 5.1 には、選択トランジスタがバーチカルMOSトラン 50 イン領域は、2つのエッジのうちの一方と隣接してい

10

ジスタとしてメモリコンデンサの上方に形成されたDR AMセルアレイが示されている。このため、第1トレン チおよびそれと交差する方向で第2トレンチが基板中に つくられる。各トレンチ内にはメモリコンデンサがそれ ぞれ配置される。第2トレンチのうちそのつど2つのト レンチによってトレンチペアが形成され、これは絶縁構 造体によって取り囲まれる。その際、各トレンチペアに おける2番目のトレンチの間に半導体アイランドが配置 されている。この半導体アイランドと2つの第2トレン 10 チのうち1番目のトレンチとに共通する第1エッジに は、第1ゲート電極を備えた選択トランジスタが配置さ れており、半導体アイランドと2つの第2トレンチのう ち2番目のトレンチとに共通する第2エッジには、第2 ゲート電極を備えた第2のトランジスタが配置されてい る。この場合、各メモリコンデンサのメモリノードは、 半導体アイランドのエッジのうちの一方とそれぞれ隣接 している。折り返しビットラインを実現するために、半 導体アイランドは隣接する第1トレンチに沿ってそれぞ れ互いにずらされて配置されている。折り返しビットラ インの場合、選択トランジスタの情報読み出しのため に、対応づけられているビットラインの信号が隣り合う ピットラインの信号と比較される。選択トランジスタを 制御するワードラインは、隣り合うビットラインと接続 されている選択トランジスタと接続されてはならない。 これにより、互いに著しく密に配置されたビットライン において等しい障害および信号バックグラウンドを、ほ とんど除去することができる。これが有利である理由 は、ビットラインにおいて評価しなければならない信号 はストラクチャサイズの低減によってますます小さくな るからである。

【0007】ドイツ連邦共和国特許出願 呕 195 191 60 C1 に記載されているDRAMセルアレイによれば、メモリセルごとにバーチカルMOSトランジスタが設けられており、このトランジスタの第1のソース/ドレイン領域はメモリコンデンサのメモリノードと接続されており、そのチャネル領域はリング状にゲート電極によって取り囲まれ、さらに第2のソース/ドレイン領域は埋め込まれたビットラインと接続されている。メモリコンデンサはプレーナ形コンデンサあるいは積層コンデンサである。

【0008】また、アメリカ合衆国特許 IS 4630088 に記載のDRAMセルアレイによれば、メモリセルの選択トランジスタとビットラインとの間にメモリセルのコンデンサが接続されている。この場合、ストライプ状半 夢体構造体の互いに対向する2つのエッジの各々にワードラインが配置されている。この半導体構造体は、選択トランジスタにおける上方および下方のソース/ドレイン領域を有している。これらソース/ドレイン領域の間にチャネル領域が配置されている。上方のソース/ドレイン領域は、2つのエッジのうちの一方と隣接してい

る。この上方のソース/ドレイン領域の隣りにドーピング領域が配置されており、この領域はチャネル領域と同じ導電形でドープされているが、それよりも高いドーパント濃度を有している。このドーピング領域により、上方のソース/ドレイン領域が隣接する半導体構造体のエッジに配置されたワードラインによってのみ、選択トランジスタが制御されるようになる。

【0009】さらにアメリカ合衆国特許 US 5 214 603 に記載のDRAMセルアレイによれば、メモリセルのコ ンデンサとビットラインとの間にメモリセルの選択トラ ンジスタが接続されている。この場合、互いに平行に延 在するフランクの各エッジにワードラインが配置されて いる。また、これらのトレンチの2つの間に半導体構造 体が配置されており、これは2つの選択トランジスタに 共通する1つのソース/ドレイン領域と、選択トランジ スタの2つの下方のソース/ドレイン領域を有してい る。上方のソース/ドレイン領域と下方のソース/ドレ イン領域との間にドーピング領域が設けられており、こ の領域はソース/ドレイン領域の導電形とは反対の導電 形でドープされている。さらに、トレンチに対し平行ま 20 たは垂直に互いに隣り合って設けられた各半導体構造体 の間に絶縁構造体が配置されており、これは各トレンチ の間に配置されている。

[0010]

【発明が解決しようとする課題】本発明の課題は、メモリセルとして1トランジスタメモリセルを有し著しく高いパッケージ密度で製造できるようにしたDRAMセルアレイ、ならびにこの種のDRAMセルアレイのための製造方法を提供することにある。

[0011]

【課題を解決するための手段】本発明によればこの課題 は、バーティカルMOSトランジスタとして構成された それぞれ1つの選択トランジスタとメモリコンデンサと を有するメモリセルと、互いに対向する2つのエッジを 有する半導体構造体が設けられており、該半導体構造体 は、前記選択トランジスタにおける2つのソース/ドレ イン領域のうち少なくとも一方のソース/ドレイン領域 と、その下におかれたチャネル領域とを有しており、前 記ソース/ドレイン領域は半導体構造体の2つのエッジ に接しており、前記チャネル領域は、半導体構造体の2 40 つのエッジのうちゲート誘電体が隣接している方のエッ ジに接しており、該ゲート誘電体には、第1のワードラ インと接続されたゲート電極が隣接しており、前記半導 体構造体における2つのエッジのうち他方のエッジに は、前記選択トランジスタのチャネル領域の高さのとこ ろに、チャネル形成を阻止するエレメントが配置されて おり、チャネル形成を阻止する該エレメントの隣りにお いて前記半導体構造体の外に第2のワードラインが配置 されており、前記ソース/ドレイン領域のうち第1のソ ース/ドレイン領域は、メモリコンデンサと接続されて 50

12

おり、前記ソース/ドレイン領域のうち第2のソース/ ドレイン領域は、ワードラインと交差する方向で延在す るビットラインと接続されていることを特徴とするDR AMセルアレイにより解決される。

【0012】さらに本発明の課題は、互いに平行に延在 する第2のトレンチを基板に形成して、それら第2のト レンチの2つの間に、バーティカル選択トランジスタに おける2つのソース/ドレイン領域のうち少なくとも一 方のソース/ドレイン領域と、その下に配置されたチャ ネル領域とを有する半導体構造体を生じさせ、前記ソー ス/ドレイン領域は、第2のトレンチにより形成される 半導体構造体の対向する2つのエッジに隣接し、該半導 体構造体において、その2つのエッジのうち一方をマス クし、2つのエッジのうち他方を傾斜イオン注入(schr aese Implantation) することで、チャネル領域の高さ のところにチャネルストップ領域を形成し、該半導体構 造体の2つのエッジにゲート誘電体を設け、前記第2の トレンチにワードラインを形成し、2つのソース/ドレ イン領域のうち第1のソース/ドレイン領域と接続され るメモリコンデンサを形成し、ワードラインと交差して 延在するビットラインを形成し、該ビットラインを2つ のソース/ドレイン領域のうち第2のソース/ドレイン 領域と接続することを特徴とする、DRAMセルアレイ の製造方法により解決される。

【0013】従属請求項には本発明の有利な実施形態が 示されている。

[0014]

【発明の実施の形態】本発明によるDRAMセルアレイ の場合、メモリセルはそれぞれ1つの半導体構造体を有 しており、これにはバーティカル選択トランジスタにお ける2つのソース/ドレイン領域のうち少なくとも一方 と、その下に配置されたチャネル領域とが含まれる。選 択トランジスタはMOSトランジスタとして構成されて いる。この場合、半導体構造体は対向する2つのエッジ を有しており、それらのエッジにソース/ドレイン領域 が隣接している。チャネル領域は半導体構造体における 2つのエッジの一方に接している。 チャネル領域にはゲ ート誘電体が隣接しており、さらにこのゲート誘電体に は、第1のワードラインと接続されたゲート電極が隣接 している。半導体構造体における2つのエッジの他方に はチャネル領域の高さのところに、チャネル形成を阻止 するエレメントが配置されている。チャネル形成を阻止 するこのエレメントには、第2のワードラインが隣接し ている。このエレメントはソース/ドレイン領域の下方 に配置されており、したがってこのDRAMセルアレイ は、アメリカ合衆国特許 US 4630 088 によるDRAM セルアレイよりも高いパッケージ密度を有する。選択ト ランジスタにおける第1のソース/ドレイン領域はメモ リコンデンサと接続されている。さらに選択トランジス タの第2のソース/ドレイン領域は、第1のワードライ

ができる。

13

ンと交差して延びるビットラインと接続されている. こ のDRAMセルアレイにおける1つのメモリセルは、4 F² の面積で製造できる。

【0015】チャネル形成を阻止するエレメントはチャ ネルストップ領域として構成できる。このチャネルスト ップ領域はチャネル領域と同じ導電形でドープされてい るが、それよりも高いドーパント濃度を有している。チ ャネルストップ領域を形成するため、半導体構造体を互 いに分離する第2のトレンチを形成することができる。 そして第2のトレンチの第1のエッジおよび/または第 10 2のエッジにおける傾斜注入により、チャネルストップ 領域が生じる。チャネルストップ領域は、補助材料のド ーパントの拡散によっても生じさせることができ、この 補助材料はその後、再び除去される。択一的に、第2の トレンチの第1のエッジおよび/または第2のエッジ に、絶縁材料から成るスペーサのかたちのエレメントを 形成できる.

【0016】折り返しピットラインを有するDRAMセ ルアレイを構成すると有利である。この目的で、第2の トレンチに沿ってそれぞれ2つのワードラインが形成さ れる。1つのワードラインに沿って隣り合うメモリセル においてチャネル形成を阻止するエレメントは、第2の トレンチにおける第1のエッジと第2のエッジに交互に 接して配置される。これにより、あるビットラインと接 続されている選択トランジスタを制御するワードライン は、そのビットラインと隣り合うビットラインと接続さ れた選択トランジスタとはつながらない。ビットライン と隣り合うメモリセルにおいてチャネル形成を阻止する エレメントを、たとえば第2のトレンチの第1のエッジ にすべて隣接させるか、または第2のエッジにすべて隣 30 接させることができる。選択的に、ビットラインに沿っ て隣り合うメモリセルにおいてチャネル形成を阻止する エレメントを、第2のトレンチにおける第1のエッジと 第2のエッジに交互に隣接させることができる。ワード ラインはスペーサのかたちで形成できる。

【〇〇17】プロセスを簡単にするため、折り返しビッ トラインを採用しないことも本発明の枠内に入る。第2 のトレンチはそれぞれワードラインによって実質的に充 填される。同じビットラインと接続されたメモリセルを それぞれ異なるワードラインによって制御するために、 ビットラインに沿って隣り合うメモリセルにおいてチャ ネル形成を阻止するエレメントを、第2のトレンチにお ける第1のエッジにすべて隣接させて、または第2のエ ッジにすべて隣接させて形成されている。チャネル形成 を阻止するエレメントを傾斜イオン注入により形成され るチャネルストップ領域として実現する場合、それらの エレメントをすべて第2のトレンチにおける第1のエッ ジまたは第2のエッジに隣接して形成すれば、プロセス の煩雑さを低減させるうえで有利である。これにより、 チャネルストップ領域の形成にあたりマスクを省くこと 50 チャネル領域のための層における面全体にわたるイオン

【0018】メモリコンデンサを基板内に埋め込むこと もできるし、あるいは基板の上に配置させることもでき

【0019】 基板の上にコンデンサを配置する場合、第 2のソース/ドレイン領域をビットラインの一部分とす ることができるし、あるいは導電性構造体を介してビッ トラインと接続してもよい。これら両方の事例におい て、ビットラインに対し平行に延在する第1のトレンチ を形成することができ、それらは上辺まで少なくとも部 分的に絶縁材料で満たされ、これはビットラインに接し ている。この絶縁材料は第1の絶縁構造体を成してい る。第1のトレンチと交差する方向で第2のトレンチが 形成され、これらはそれぞれ少なくとも部分的に第1の トレンチよりもフラットであり、この場合、マスクを用 いることで、第1のトレンチと重なり合った領域におい て絶縁材料がエッチングされ、第1のトレンチ以外の領 域では半導体材料がエッチングされる。第2のトレンチ 内にはワードラインが形成される。第1の絶縁構造体 は、第2のトレンチのそれぞれ1つに沿って隣り合うメ モリセルを互いに分離する。

【0020】第2のソース/ドレイン領域がビットライ ンの一部分である場合、たとえばイオン注入および/ま たはエピタキシャルによって、ビットラインのための層 を形成し、その上にチャネル領域のための層を、さらに その上にソース/ドレイン領域のための層を形成でき る。チャネル領域のための層は、ビットラインのための 層とソース/ドレイン領域のための層の導電形とは逆の **導電形でドープされている**. ビットラインを形成するた め互いに平行に延在する第1のトレンチが形成され、こ れによってビットラインのための層が分断される。この ことで、各第1のトレンチの間においてピットラインの ための層からピットラインが生じる。第1の絶縁構造体 によって、ビットラインが互いに絶縁される。第1のト レンチと第2のトレンチを形成することにより、ソース **/ドレイン領域のための層とチャネル領域のための層か** ら、第1のソース/ドレイン領域とチャネル領域が生じ

【0021】第2のソース/ドレイン領域が導電性構造 体を介してビットラインと接続されている場合、基板表 面に対し垂直に延在する軸に関して、第2のソース/ド レイン領域の下方で横方向にビットラインを配置させる ことができる。この目的で、ビットラインは第1のトレ ンチに沿って形成される。基板が、たとえばイオン注入 および/またはエピタキシャルにより形成されたチャネ ル領域のための層を有するように構成できる。その際、 基板をチャネル領域のための導電形でドープすることも できるし、あるいはそれとは逆の導電形でドープするこ ともできる。第1のソース/ドレイン領域はたとえば、

きる。

注入により形成されるソース/ドレイン領域のための層 から、第1のトレンチと第2のトレンチを形成すること によって生じる。

【0022】択一的に、第1のソース/ドレイン領域を マスクによるイオン注入により形成できる。 第2のソー ス/ドレイン領域は、たとえばイオン注入およびアニー リングにより第2のトレンチの底部の一部分に生じる. アニーリングはドーパントを活性化させるだけでなく、 第2のソース/ドレイン領域をたとえば側方および高さ 方向へ伸張させるはたらきをなし、これによって第2の 10 ソース/ドレイン領域の高さが第2のトレンチの底部に 位置するようになる。選択的に、第2のソース/ドレイ ン領域をチャネル領域のための層よりも前に形成し、そ の後、この層をエピタキシャルにより形成する。

【0023】ビットラインを第1のトレンチ底部のイオ ン注入により形成することができる。

【0024】選択的に、ドープされたポリシリコンで第 1のトレンチを部分的に満たすことによってビットライ ンを生じさせる。基板に対しビットラインを絶縁するた めに、アニーリングステップにおいてビットラインから ドーパントを拡散させ、これにより第2の拡散領域を生 じさせ、この拡散領域によってビットラインを基板から 分離する。この場合、基板は、ビットラインの導電形と は逆の導電形でドープされる。ドープされたポリシリコ ンをビットラインとして用いる代わりに、第2の拡散領 **域形成後、ポリシリコンを除去することができる。次** に、別の導電性材料を析出してエッチングし、そこから ビットラインを生じさせ、これらのビットラインは第2 の拡散領域によって基板から電気的に絶縁される。

【0025】選択的に、第1のトレンチの関方に第3の 30 絶縁構造体を設けることができる。この場合、第1のト レンチをたとえばシリサイド、ポリサイド、ポリシリコ ンおよび/または金属などの導電性材料で部分的に満た すことによって、第3の絶縁構造体により基板から分離 されたビットラインを生じさせる。

【0026】ビットラインと基板により形成される容量 を小さく保持するために有利であるのは、第3の絶縁構 造体がたとえばホウケイ酸ガラスなど低い誘電率の材料 を有することである。また、ビットライン形成後に第3 の絶疑構造体の露出部分を除去すると有利である。これ 40 により、多くの製造ステップにおいて第1のトレンチの エッチの部分を露出させるべき場合に、プロセスの煩雑 さが低減される。第1の絶縁構造体を導電性構造体より も前に形成する場合、導電性構造体を生じさせるべき第 1のトレンチのエッジに隣接する第1の絶縁構造体の少 なくとも一部分を、ビットラインが部分的に露出するま で除去する。

【〇〇27】さらに、ビットラインと基板により形成さ れる容量を著しく小さく保持するために、第2の拡散領 域も形成できるし第3の絶縁構造体も形成することがで 50 第2のソース/ドレイン領域の高さと一致してはならな

【0028】導電性構造体のために、たとえば傾斜イオ ン注入 (schraege Implantation) により第1の拡散領 域が形成され、これはビットラインおよび第2のソース /ドレイン領域に接する.

【0029】 導電性構造体を、導電性材料の析出とエッ チバックによって形成することもできる。この場合、導 電性材料を基板から絶縁するために、たとえば導電性材 料をドープされたポリシリコンとすることができる。そ の際、アニーリングステップにおける拡散によって第1 の拡散領域が生じ、この領域は導電性構造体の付加的な 部分として用いられるだけでなく、ドープされたポリシ リコンを基板から電気的に絶縁する。このため基板は、 ドープされたポリシリコンの導電形とは逆の導電形でド ープされる。択一的に絶縁材用によって、たとえば第3 の絶縁構造体の一部分あるいはスペーサ状の構造体によ って、導電性材料を基板から絶縁することができる。導 電性材料はたとえば、金属、金属シリサイドあるいはド ープされたポリシリコンを有することができる。

【0030】また、本発明の枠内において、第2のソー ス/ドレイン領域の上方に絶縁材料から成る第6の補助 層を形成し、さらにその上に第7の補助層を形成するこ とができる。 導電性構造体を形成する前に第1の絶縁構 造体を部分的に除去する際、第7の補助層によって第6 の補助層が保護される。さらに、導電性構造体形成のた め導電性材料をエッチングする際、第6の補助層により その下に位置するDRAMセルアレイの部分が保護され

【OO31】折り返しピットラインをもつDRAMセル アレイのワードラインの形成にあたり、不所望なスペー サの形成によって第2のトレンチと交差する方向で延在 する縁とワードラインが短絡しないようにするために は、第2のトレンチに実質的に平坦な底部を設ける必要 がある。このため、絶縁材料エッチングにおけるエッチ ング深さと半導体材料エッチングにおけるエッチング深 さが互いにほぼ一致している。

【0032】平坦な底部があとから底部構造体の平面と して生じる場合には、エッチング深さがそれほど一致し ていなくてもよい。底部構造体は導電性構造体の形成 後、少なくとも第2のトレンチを満たす材料を析出し、 軸に関して第2のトレンチの本来の最も深い深さよりも さらに低い深さまでエッチングすることによって形成さ

【0033】ワードラインを絶縁するため、および/ま たはワードラインが関与している容量を小さくするた め、底部構造体を絶縁材料から製造するのがよい。

【0034】平坦な底部の設けられた第2のトレンチ内 に形成されるゲート電極が第2のソース/ドレイン領域 を制御できるようにするためには、平坦な底部の高さが い。第2のソース/ドレイン領域の高さは、第2のトレ ンチの本来の底部の高さよりも実質的に上には位置して おらず、この場合、第2のソース/ドレイン領域は底部 構造体を形成する前に、第2のトレンチの底部の一部分 におけるイオン注入とアニーリングにより形成される。 第2のトレンチの平坦な底部が底部構造体により形成さ れる場合、平坦な底部の高さの設定に対する垂直方向の 許容範囲はそれゆえに狭い。したがって、第2のソース **/ドレイン領域形成後、半導体材料をエッチングし、第** 2のトレンチが部分的に深くなるようにすると有利であ る。これによって、平坦な底部の高さの設定における垂 直方向の許容範囲が拡大する。第2のソース/ドレイン 領域がビットラインの一部であれば、垂直方向の許容範 囲の拡大のために第2のトレンチを十分深く形成すれば 間に合う。それというのも、第2のソース/ドレイン領 域の高さはこの場合、第2のトレンチの深さによって影

【0035】本発明の枠内で、第1の絶縁構造体を第2のソース/ドレイン領域上に形成した後、絶縁材料から成る第1の補助層が形成される。この補助層により、ス 20ペーサ上のワードラインを形成するためにエッチバックする際の垂直方向における許容範囲が拡大される。ゲート電極を第1の補助層に部分的に隣接させることができる

響を受けないからである。

【0036】さらに本発明の枠内で、第1の絶縁構造体を第2のソース/ドレイン領域上に形成した後、第2の補助層が形成され、その上に第3の補助層が形成される。第3の補助層はフォトリソグラフィ法により構造化され、これは第2のトレンチの形成に際してマスクとして用いられ、第2の補助層を保護する。そしてこの第2の補助層は、第1の絶縁構造体および平坦な底部を形成するための材料に対し選択的にエッチング可能である。平坦な底部の形成において第2の補助層はマスクとして用いられ、第1の絶縁構造体の一部分を保護する。第1の補助層も形成される場合、第2の補助層が第1の補助層の上に配置される。また、第6の補助層が第2の補助層の上に形成される場合、第6の補助層が第2の補助層の上に形成され、第3の補助層は第7の補助層の上に形成される。

【0037】第1の補助層だけしか形成されない場合、 この層を第2のトレンチの形成にあたりマスクとして用 いることができる。

【0038】さらに本発明の枠内において、ソース/ドレイン領域に対するコンタクトが形成される。メモリコンデンサが基板の上方に配置されている場合、コンタクトによって第1のソース/ドレイン領域とメモリコンデンサの第1のコンデンサプレートとが接続される。メモリコンデンサが基板中に埋め込まれている場合、コンタクトによって第2のソース/ドレイン領域とビットラインとが接続される。

18

【0039】これらのコンタクトは、第3の絶縁構造体のマスクされたエッチングならびにその際に生じる凹欠部を導電性材料で充填することによって形成される。

【0040】パッケージ密度を上げるため、コンタクト をセルフアライメントさせることができ、つまり調整す べきマスクを使用することなく形成できる。この目的で ソース/ドレイン領域の上に、絶縁材料から成る第1の 補助層と半導体材料から成る第2の補助層が形成され る。ゲート電極の形成後、絶縁材料が析出され、これは 10 第2の補助層が露出するまで平坦化される。次に、第2 の補助層が除去されるまで、半導体材料が絶縁材料に対 し選択的にエッチングされる。これによりソース/ドレ イン領域の上方に凹欠部が形成され、絶縁材料はソース **/ドレイン領域の上方において、ゲート電極の上方にお** けるよりも薄くなる。 続いて、第1の補助層が除去され てソース/ドレイン領域が露出するまで絶縁材料がエッ チングされると、凹欠部は下方にずれ、ゲート電極の上 には絶縁材料がそのまま残される。導電性材料を析出 し、絶縁材料が露出するまでそれをエッチングすること で、凹欠部にコンタクトが生じる。

【0041】選択的に、これらのコンタクトをなくすこともできる。このため、ゲート電極がソース/ドレイン領域上辺の下方までエッチバックされる。 絶縁材料を析出し、ソース/ドレイン領域は露出するがゲート電極は露出しないところまでそれをエッチングすることで、第2の絶縁構造体が形成される。次に、たとえばタングステン、プラチナまたはポリシリコンなどの導電性材料を析出して構造化することにより、第1のコンデンサプレートまたはビットラインがソース/ドレイン領域にじか30 に接して形成される。

【0042】メモリコンデンサが基板に埋め込まれている場合、第1のソース/ドレイン領域のために高濃度でドープされた層を形成するのが有利である。第1のソース/ドレイン領域のための層は、たとえば基板のイオン注入により形成される。エピタキシャルによって第1のソース/ドレイン領域のための層の上に、チャネル領域のための低濃度でドープされた層が形成される。第2のソース/ドレイン領域は、イオン注入および/またはエピタキシャルによって形成される。この目的で、チャネル領域のための層においてマスクを用いることにより、イオン注入によって第2のソース/ドレイン領域のための領域を形成することができる。第2のソース/ドレイン領域のための領域は、たとえばストライプ状であって互いに平行に延在し、高濃度でドープされたものとすることができる。

【0043】さらに本発明の枠内で第2のソース/ドレイン領域の上方に、絶縁材料から成る第4の補助層と、 半導体材料から成る第5の補助層と、絶縁材料から成る 第3の補助層が形成される。

0 【0044】また、本発明の枠内において第4の補助層

を形成する前に、先に述べた特性やコンタクト形成時の 機能を伴わせて、第1の補助層が形成され、その上に第 2の補助層が形成される。第2のトレシチを形成するた め、構造化された第3の補助層がマスクとして用いられ る。第2のソース/ドレイン領域のための領域がストラ イブ状であると、この領域に対し垂直方向に第2のトレ ンチが形成され、これによってその領域から第2のソー ス/ドレイン領域が生じる。

【0045】さらに本発明の枠内において、チャネルス トップ領域形成後に絶縁材料が析出され、第5の補助層 が露出するまで平坦化される。その際、第3の補助層が 除去される。第2のソース/ドレイン領域の領域形成の ためのマスクに対し相補的なマスクを用いることによっ て、絶縁材料が第2のトレンチから部分的に除去され、 ここで第5の補助層により第4の補助層が保護される。 これにより、第2のトレンチに孔状の凹欠部が生じ、そ れらの中に第1のソース/ドレイン領域がイオン注入と アニーリングにより形成される。第2のトレンチ内にそ のまま残された絶縁材料は絶縁構造体として用いられ、 これによって第2のトレンチに沿って隣り合う各トラン ジスタが互いに分離される。メモリノードはセルフアラ イメントで第1のソース/ドレイン領域と接続される が、この場合、第1のソース/ドレイン領域の形成後、 半導体材料がエッチングされ、コンデンサ誘電体が形成 され、次に導電性材料が析出されて、メモリノードの高 さが第1のソース/ドレイン領域の範囲に位置するま で、この材料がエッチバックされる。その際、第5の補 助層が除去され、第4の補助層により第2のソース/ド レイン領域または第2の補助層が保護される。また、メ モリノードと第1のソース/ドレイン領域との間の接続 30 を可能にするため、コンデンサ誘電体の露出部分が除去 される。次に、メモリノードが第1のソース/ドレイン 領域のうちの1つとそれぞれ接続されるよう、導電性材 料が析出されてエッチバックされる。ゲート誘電体形成 後、材料の析出とエッチングによって、ゲート電極がメ モリノードに対しセルフアライメントされて形成され る.

【0046】メモリコンデンサの容量を高めるために、 コンデンサ誘電体の接している基板の層を高濃度でドー プすると有利である。この場合、第1のソース/ドレイ ン領域のための層は、基板の層上にエピタキシャル成長 で形成される。選択的に、実質的にコンデンサ誘電体の 周囲だけ基板を高濃度でドープしてもよい。このため、 メモリノード形成前にドーパントが基板に取り込まれ る。これはたとえばドープされたポリシリコンの析出、 アニーリング、さらに続いてポリシリコンを除去するこ とによって行われる。

【0047】第1のソース/ドレイン領域は、一般にn 形またはp形とすることができる。

ンデンサ誘電体がたとえばBax Sr1-x TiO3、 五酸化タンタル、または灰チタン石などのような高い誘 電率の材料を有すると有利である。良好な境界面を形成 するため、メモリコンデンサが基板上方に配置されてい る場合、高い誘電率をもついくつかの材料において、コ ンデンサプレートがプラチナ、ルテニウム、イリジウム および/または酸化ルテニウムを含むと有利である。ま た、メモリコンデンサが基板中に埋め込まれている場合 には、コンデンサ誘電体がSiO2層、ON層、NO層 および/またはONO層を有するとさらに簡単である。 なお、"O"は酸化物を、"N"は窒化シリコンを表 す。

【0049】次に、図面を参照しながら本発明の実施例 について詳細に説明する。

[0050]

20

【実施例】第1の実施例の場合、開始材料は第1の基板 1 aであり、これはp形にドープされたシリコンを有 し、そのドーパント濃度は約10-16 c m-3である。基 板1aのチャネル領域Kaaのためのp形ドープ層SK aは基板1aの表面Oaに隣接しており、そのドーパン ト濃度は約10¹⁷cm⁻³、深さ約1µmであるが、この p形ドープ層SKaにおいて、第1のソース/ドレイン 領域S/D1aのためのn形ドープ層SSaがイオン注 入によって形成される。第1のソース/ドレイン領域S /D1aのための層SSaのドーパント濃度は、約5× 1020 c m-3である。第1のソース/ドレイン領域S/ D1aの層SSaは約150nmの深さである(図1参

【0051】(図示されていない)第1のマスクを形成 するため、SiO2が約200nmの厚さでTEOS法 により析出される。ホトリソグラフ法によりSiO2は たとえばCHF3+O2 によりエッチングされ、これに より互いに平行に延在するストライプ状の領域を覆う第 1のマスクが生じる。この第1のマスクを用いてシリコ ンをエッチングすることにより、約1.2 mの深さの 第1のトレンチGlaが形成される(図2参照)。エッ チャントとしては、たとえばHBr+NF3+He+O 2 が適している。 隣り合う2つの第1のトレンチG1a における各中央線間の間隔は、約1µmである。約50 nmの厚さでSiO2を析出しエッチバックすることに よって、(図示されていない)第1のスペーサが形成さ れる。イオン注入によって、第1のトレンチG1aの底 部にn形にドープされたビットラインBlaが形成され る。これらのビットラインは約150nmの深さであ り、ビットラインB1aのドーパント濃度は約5×10 20 c m-3である。イオン注入中、第1のスペーサによっ て第1のトレンチG1aのエッジが保護される(図3、 図4参照)。

【0052】次に、SiO2が約500nmの厚さでT 【0048】メモリコンデンサの容量を高めるため、コ 50 EOS法により析出され、表面Oaが露出するまで化学

機械的研磨によって平坦化される。これにより第1の絶 縁構造体 I 1 aが形成される(図2参照)。

【0053】第1の補助層H1aを形成するため、約1 OOnmの厚さでSiO2が析出される。さらにその上 に第2の補助層H2aを形成するため、約100nmの 厚さでポリシリコンが析出される。さらにその上に第3 の補助層H3aを形成するため、約100nmの厚さで SiO2が折出される。ホトリソグラフ法によりまず最 初にSiO2がたとえばCHF3+O2により、第2の 補助層H2aが部分的に露出するまでエッチングされ る。次にポリシリコンがたとえばC2 F6 +O2 によ り、第1の補助層H1aが部分的に露出するまでエッチ ングされる。さらにその次にSiO2が、第1の絶縁構 造体I1aの上辺が表面Oaに対し垂直に延びる軸Aに 関して部分的に表面Oaの下方500nmに位置するま で、CH3 +O2 によりエッチングされる。これに続い てシリコンが約500mmの深さまでエッチングされ、 その際、第3の補助層H3aは第2のマスクとして用い られる。これによって、第1のトレンチG1aに対し垂 直に延在する第2のトレンチG2aが形成され、このト レンチはチャネル領域Kaaのための層Skaまで達し ている。隣り合う2つの第2のトレンチG2aにおける 各中央線間の間隔は、約1.25μmである(図3、図 4参照)。第2のトレンチG2aと第1のトレンチG1 aの形成により、チャネル領域Kaaのための層Ska からチャネル領域Κaaが、さらに第1のソース/ドレ イン領域S/D1 aのための層から第1のソース/ドレ イン領域S/D1 aが生じる。第1のソース/ドレイン 領域S/D1aおよびチャネル領域Kaaは、側方にお いて第1のトレンチG1aと第2のトレンチG2aによ 30 り取り囲まれている。

【0054】第2のスペーサSp2aを形成するため、 約50 nmでSiO2 が析出されエッチバックされる (図3参照)。イオン注入により第2のトレンチ底部 に、n形ドープされた第2のソース/ドレイン領域S/ D2aが形成される。第2のソース/ドレイン領域S/ D2aのドーパント濃度は、約5×10²⁰ cm⁻³であ る。アニーリングステップにより第2のソース/ドレイ ン領域S/D2aが膨張し、これによって第2のソース /ドレイン領域S/D2aの上辺が横方向で第2のトレ 40 ンチG2aの底部の上に延びている。このアニーリング ステップにより、第2のソース/ドレイン領域S/D2 aのドーパントも活性化される。ソース/ドレイン領域 S/D2aは約300nmの深さである。第2のトレン チG2aの外側における第1の絶縁構造体 I1aの一部 分は、第2のトレンチG2aに沿って隣り合うメモリセ ルを分離している。第2のスペーサSp2aによって、 第2のソース/ドレイン領域S/D2aのイオン注入に あたり第2のトレンチG2aのエッジが保護される。

【0055】次に、たとえばHBr+NFs+He+O 50 出部分は、たとえばHFを用いたSiO2の等方性エッ

2 によりシリコンがエッチングされ、これによって第2 のトレンチG2aは第1のトレンチG1aの外側の領域 で約200 n m深くなる。ポリシリコンとシリコンに対 し選択的にSi〇2をエッチングすることにより、第2 のスペーサSp2aと、第2のトレンチG2a内に配置 された第1の絶縁構造体 11 aの部分が除去される。S iO2を約50nmの厚さで析出しエッチバックするこ とによって、 (図示されていない) 第3のスペーサが第 2のトレンチG2aのエッジに形成される。斜め方向に イオン注入することにより、第2のトレンチG2a内に 位置する第1のトレンチG1aの第2のエッジ1F2a のところに、n形にドープされた第1の拡散領域D1a が形成される。第1の拡散領域D1aは、それぞれ1つ のビットラインBlaおよび第2のソース/ドレイン領 域S/D2aと隣接している。この場合、イオン注入に あたり第3のスペーサによって他のエッジが保護され る。第1の拡散領域D1aのドーパント濃度は約1020 cm-3である(図6参照)。

【0056】次に、約500nmほどSiO2がTBO S法により析出され、第2の補助層H2aが露出するま で化学機械的研磨によって除去される。そしてSiO2 をたとえばCHF3+O2 を用いてエッチバックするこ とにより、第2のトレンチG2a内に底部構造体Baが 形成され、これは第2のトレンチ内で平坦な底を成して いる (図5、図6参照)。この平坦な底部は表面Oaの 下約500 nmに位置しており、したがって第2のソー ス/ドレイン領域S/D2aの上辺のほとんど下に位置 している。第2のトレンチG2aを部分的に深くエッチ ングすることで、第2のトレンチG2の平坦な底部の高 さに対する垂直方向の許容範囲が広がる(図5参照)。 【0057】これに続いて、隣り合う2つの第1のトレ ンチG1の間に位置する領域を1つおきに覆う第1のホ トレジストマスクPm 1を用いて斜め方向にイオン注入 を行うことで、第2のトレンチG2aにおける第2のエ ッジ2F2aの一部分に、チャネルストップ領域Caが 形成される(図7参照)。また、第1のホトレジストマ スクPm1により覆われた領域は覆わない第2のホトレ ジストマスクPm2を用いて斜め方向にイオン注入を行 うことで、第2のトレンチG2aにおける第1のエッジ 2F1aにチャネルストップ領域caが形成される(図 7参照)。チャネルストップ領域Caのドーパント濃度 は約1×10¹⁹cm⁻³である。

【0058】熱酸化により、約10nmの厚さのゲート 誘電体Gdaが形成される(図8参照)。ワードライン Wlaを形成するために、n形にドープされたポリシリ コンが約150nmの厚さで析出される。次に、第2の 補助層H2aと隣接するゲート誘電体Gdaの部分が露 出するまで、たとえばC2F6+O2によりポリシリコ ンがエッチングされる。そしてゲート誘電体Gdaの露 出部分は、たとえばHFを用いたSiO2の等方性エッ

チングにより除去される。次に、第2のトレンチG2a の第1のエッジ2F1aと第2のトレンチG2aの第2 のエッジ2F2aのところにスペーサのかたちでワード ラインWlaが生じるまで、ポリシリコンがエッチング される。第1のソース/ドレイン領域S/D1aに隣接 するワードラインWlaの部分は、ゲート電極Gaaと して適している(図8参照).

【0059】さらにこれに続いて約500ヵmの厚さで SiO2が析出され、化学機械的研磨により平坦化され る。これによって第2の絶縁構造体 I 2 aが生じる (図 10 8参照).

【0060】さらにホトレジストマスクを用いること で、第1のソース/ドレイン領域S/D1aの一部分が 露出するまで、Si〇2 がエッチングされる。約400 nmほどタングステンを析出し、第2の絶縁構造体 I 2 aが露出するまでたとえばSF6によってエッチバック することにより、第1のソース/ドレイン領域S/D1 aのためのコンタクトKaが形成される(図8参照). 【0061】次に、約200mmの厚さでプラチナが折 出される。第1のコンデンサプレートPlaを形成する 20 ためコンタクトK aを覆うホトレジストマスクを用い て、第2の絶縁構造体 I 2 aが露出するまで、たとえば C12 +O2 によりプラチナがエッチングされる。その 後、厚さ約20nmほとでBao. 5 Sro. 5 TiO ョが析出され、これによってコンデンサ誘電体Kdaが 形成される。約300nmのプラチナを析出することに より、第2のコンデンサプレートP2aが形成される (図8参照)。

【0062】第2の実施例の場合も第1の実施例と同 様、チャネル領域Kabのための層SKbと第1のソー ス/ドレイン領域S/D1bのための層SSbを含む第 2の基板1b中に、第1のマスクM1bを用いることで 第1のトレンチG1bが形成される (図9参照) . この 場合、第1の実施例とは異なり、第1のトレンチG1b は約2μmの深さである。第1のトレンチG1bの底部 にビットラインBlbを形成するため、約400nmの 厚さで高濃度にn形ドープされたポリシリコンが析出さ れ、第1のマスクM1bが露出するまで化学機械的研磨 により平坦化され、約1. 2 mmの深さほどエッチバッ クされる。これにより、ビットラインB1bは約1μm の厚さとなる。ビットラインBlbを基板1bから電気 的に絶縁するため、アニーリングによりビットラインB 1 bのドーパントが基板1 bまで拡散され、これによっ て第2の拡散領域D2bが生じる(図9参照)。

【0063】 (図示されていない) 第1の絶縁構造体を 形成するため、第1の実施例の場合のようにSiO2が 約500nmの厚さでTEOS法により析出され、第1 のソース/ドレイン領域S/Dlbのための層SSbが 露出するまで化学機械的研密により平坦化される。

【0064】さらに第1の実施例の場合のように、第1 50 体13cにより基板1cから絶縁される(図11参

24

の補助層(図示せず)、第2の補助層(図示せず)、第 3の補助層(図示せず)、第2のトレンチG2b、第1 のソース/ドレイン領域S/D1bならびにチャネル領 域Kabが形成される。この場合、第1の実施例とは異 なり、隣り合う2つの第2のトレンチG2bの各中央線 間の間隔は約1 mである。また、第1の実施例の場合 のように、第2のソース/ドレイン領域S/D2b、第 1の拡散領域 (図示せず)、第2のトレンチG2bのた めの底部構造体Bb、チャネルストップ領域Cb、第1 の絶縁構造体(図示せず)、ならびにゲート誘電体Gd bが形成される。次に、n形にドープされたポリシリコ ンが約150 nmの厚さで析出され、第2の補助層H2 bに隣接するゲート誘電体Gdbの部分が露出するま で、化学機械的研磨により平坦化される。これに続い て、ワードラインW1 bつまりはゲート電極Gabがス ペーサのかたちで第2のトレンチG2bのエッジに生じ るまで、ポリシリコンがエッチングされる。ワードライ ンW1bは第2の補助層H2bに隣接しない。この次 に、SiO2が約500nmの厚さで析出され、第2の 補助層H2bが露出するまで化学機械的研磨により平坦 化される。これにより第2の絶縁構造体 I 2 bが生じ る。たとえばC2 F6 +O2 を用いてSiO2 に対し選 択的にポリシリコンをエッチングすることによって、第 2の補助層H2bが除去される。これに続いて、第1の ソース/ドレイン領域S/D1bが露出して第1の補助 層H1bが除去されるまで、たとえばCHF3+O2に よってSiО2がエッチングされる。第2の絶縁構造体 I 2bの上辺は、第1のソース/ドレイン領域S/D 1 bよりも高い位置にある。n形にドープされたポリシリ コンを約500 nmの厚さで析出し、次に第2の絶縁構 造体 I 2 b が露出するまで化学機械的研磨を行うことに より、第1のソース/ドレイン領域S/D1bに対しセ ルフアライメントされてコンタクトKbが生じる。第1 の実施例の場合と同様、これに続いて第1のコンデンサ プレートP1b、コンデンサ誘電体Kdb、第2のコン デンサプレートP2bが形成される(図10参照)。 【0065】第3の実施例によれば第1の実施例の場合 と同様、チャネル領域Kacのための層Skcと第1の ソース/ドレイン領域S/D1cのための層SScを有 40 する第3の基板1c中に、第1のマスクM1cを用いる ことで約2μmの深さの第1のトレンチG1cが形成さ れる (図11参照) . 第3の絶縁構造体 13cを形成す るために、SiO2が約50nmの厚さで析出される。 次に約400 nmの厚さでタングステンシリサイドが析 出され、第1のマスクM1cが露出するまで化学機械的 研磨により平坦化され、その後、約1.2 µmの深さで エッチングされる。エッチャントとしてはたとえばSF 6 が適している。これによってビットラインB1 cが生 じる。これらのビットラインB1cは、第3の絶縁構造

照)。これに続いて、第3の絶縁構造体 I3cの露出部 分がたとえばHFにより除去される.

【0066】第1の絶縁構造体 I1cを形成するため、 第1の実施例の場合のように約500nmの厚さでSi O2 が析出され、第1のソース/ドレイン領域S/D1 cが露出するまで化学機械的研磨により平坦化される。 【0067】約100nmの厚さでSiO2を析出する ことにより、第1の補助層H1cが形成される。約10 Onmの厚さでポリシリコンを析出することにより、第 2の補助層H2cが形成される。約100nmの厚さで SiO2を析出することにより、第6の補助層H6cが 形成される。約100mmの厚さでポリシリコンを析出 することにより、第7の補助層H7cが形成される。ま た、100 nmの厚さでSiO2を析出することによ り、第3の補助層H3cが形成される(図12、図13 参照)。さらにホトレジストマスクを用いることによ り、第3の補助層H3c、第7の補助層H7c、第6の 補助層H6c、第2の補助層H2c、ならびに第1の補 助層H1cが構造化される。次に第2のトレンチG2c の形成にあたり、第3の補助層H3cはマスクとして用 20 いられる。この目的で、SiO2に対し選択的にたとえ ばHBr+NF3+He+O2により約500nmの深 さでシリコンがエッチングされる。

【0068】第1の実施例の場合と同様、約500nm の厚さでのSiO2の析出ならびに第2のトレンチG2 cのエッジにおけるエッチバックによって、第2のスペ ーサSp2cが形成される。イオン注入ならびにアニー リングによって第1の実施例の場合のように第2のトレ ンチG2cの底部に、第2のソース/ドレイン領域S/ D2cが形成される。第2のソース/ドレイン領域S/ D2cは約300nmの深さである。そのドーパント濃 度は約5×1020cm-3である。イオン注入にあたり、 第2のスペーサSp2cにより第2のトレンチG2cの エッジが保護される(図12、図13参照)。第2のト レンチG2cおよび第1のトレンチG1cの形成によ り、チャネル領域Kacのための層Skcからチャネル 領域Kacが形成され、第1のソース/ドレイン領域S /D1cのための層から第1のソース/ドレイン領域S /D1cが形成される。第1のソース/ドレイン領域S /D1cおよびチャネル領域Kacは、側方で第1のト レンチG1cと第2のトレンチG2cにより取り囲まれ ている。

【0069】次に第1の実施例の場合のようにシリコン がエッチングされ、これによって第1のトレンチG1a 外の領域において第2のトレンチG2aが約200nm 深くなる(図12、図13参照)。

【0070】次に、約500 n mの厚さでS i O2 が析 出され、第7の補助層H7cが露出するまで化学機械的 研磨により平坦化される。続いて第2のトレンチG2c

26

部分的に第1のトレンチG1cとオーバラップしていな い領域において、ビットラインB1cの一部分と第2の ソース/ドレイン領域S/D2cの一部分が露出するま で、Si〇2 がエッチングされる(図15参照)。この 目的でストライプ状のホトレジストマスクが被着され、 このホトレジストマスクは第1のトレンチG1cに対し 平行に延在し、それらと部分的にオーバラップしてい る。その際、第7の補助層H7cにより、ホトレジスト マスク外に位置する第6の補助層H6cの部分が保護さ 10 れる。ビットラインB1cと第2のソース/ドレイン領 域S/D2cとを相互接続する導電性の構造体Lcを形 成するため、 n形にドーアされたポリシリコンが約40 Onmの厚さで析出され、第7の補助層H7cが除去さ れて第6の補助層H6cが露出するまで、化学機械的研 磨により平坦化される。次に、約0.9μmの深さでエ ッチバックが行われる。これにより、ポリシリコンから 成る構造体P1が形成される(図14、図15参照)。 この場合、第6の補助層H6cはマスクとして用いら れ、この補助層により第2の補助層H2cが保護され る。エッチャントとしてはたとえばC2 F6 +O2 が適 している。アニーリングによりポリシリコンから成る構 造体P1のドーパントが基板1cに拡散する。これによ り第1の拡散領域D1 cが生じ、この領域によってポリ シリコンから成る構造体Plが基板1cから電気的に絶 縁される。ポリシリコンから成る構造体PIとそれに属 する第1の拡散領域D1cとがいっしょになって、導電 性構造体し cが形成される(図15参照)。

【0071】次に、SiO2が約500nmの厚さで析 出され、第2の補助層H2cが露出するまで化学機械的 研磨により平坦化される。その際、第6の補助層H6c が除去される。 続いて約700 nmの深さでSiO2が エッチングされ、これによって第2のトレンチG2c内 にその平坦な底部を成す底部構造体Bcが形成される (図16参照)。その後、第1の実施例の場合と同様、 チャネルストップ領域Cc、ゲート誘電体Gdc、ワー ドラインWIc、ゲート電極Gac、第2の絶縁構造体 I2c、コンタクトKc、第1のコンデンサプレートP 1 c、コンデンサ誘電体Kdc、ならびに第2のコンデ ンサプレートP2cが形成される(図16、図17参 照).

【0072】第4の実施例の場合、第4の基板1dがp 形にドープされている。第4の基板1dのドーパント濃 度は約1015cm-3である。エピタキシャルにより、ビ ットラインB1dのための約500nmの厚さのn形ド ープ層SBdが形成される。 ビットラインB1dのため の層SBdのドーパント濃度は約5×1020cm-3であ る。さらにエピタキシャルにより、チャネル領域Kad のための約300mmの厚さのp形ドープ層SKdが形 成される。チャネル領域Kadのための層Skdのドー 内で、部分的に第1のトレンチG1cとオーバラップし 50 パント濃度は約3×10¹⁷cm-3である。さらにエピタ

キシャルにより、第1のソース/ドレイン領域S/D1dのための約150nmの厚さのn形ドープ層SSdが形成される。第1のソース/ドレイン領域S/D1dのための層SSdのドーパント濃度は約 5×10^{20} c m $^{-3}$ である(図18参照)。

【0073】第1のマスク(図示せず)を形成するため、SiO2が約200nmの厚さでTEOS法により析出され、ホトリソグラフィ法によって構造化される。この第1のマスクを用いSiO2に対し選択的にシリコンをエッチングすることにより、第1のトレンチG1d10が生じる。隣り合う第1のトレンチG1dにおける各中央線間の間隔は約1μmである。第1のトレンチG1dによりビットラインB1dのための層SBdが分断される。これによりビットラインB1dが生じる。

【0074】続いて第1の実施例の場合のように、第1の絶縁構造体 I 1 dが形成される。この第1の絶縁構造体 I 1 dにより、隣り合うビットラインB 1 dが互いに絶縁される。

【0075】SiO2から成る第3の補助層H3dが析 20 出され、第1の絶縁構造体 I 1 d といっしょにホトリソ グラフィ法により構造化され、これは次に第2のトレン チG2dを形成するためシリコンをエッチングする際に 第2のマスクとして用いられる。 第2のソース/ドレイ ン領域S/D2dはビットラインB1dの一部分であ り、先に挙げた実施例の場合のように第2のトレンチG 2 dの底部に形成しなくてもよい。第2のトレンチG2 dはチャネル領域Kadのための層SKdのほとんど下 まで達しており、約500 nmの深さである。第2のト レンチG2dおよび第1のトレンチG1dの形成によ り、チャネル領域Kadのための層SKdからチャネル 領域Kadが生じ、第1のソース/ドレイン領域S/D 1 dのための層から第1のソース/ドレイン領域S/D 1 dが生じる。第1のソース/ドレイン領域S/D1d およびチャネル領域Kadは、側方で第1のトレンチG 1 dと第2のトレンチG2dにより取り囲まれている。 【0076】次に、マスクを用いることなく斜めにイオ ン注入を行うことで、第2のトレンチG2dの第2のエ ッジ2F2dにチャネルストップ領域C dが形成され る.

【0077】熱酸化によりゲート誘電体Gddが形成される。ゲート誘電体Gddが形成された後も、第2のトレンチG2dの底部は実質的に平坦である。

【0078】これに続いて、n形にドープされたポリシリコンが約400 nmの厚さで析出され、第3の補助層H3dが露出するまで化学機械的研磨により平坦化される。その後、ポリシリコンがエッチングされ、これによって第2のトレンチG2dの各々にワードラインW1dと、ワードラインW1dの一部分としてゲート電極Gadとが形成される。

【0079】その後、第2の絶縁構造体 I 2 dを形成するため、約500 n m の厚さで SiO2 が析出され、化学機械的研磨により平坦化される。第1のソース/ドレイン領域S/D1dの一部分を覆わないマスクを用いて、第1のソース/ドレイン領域S/D1dの一部分が露出するまで SiO2 がエッチングされる。約400 n mの厚さでタングステンが析出され、第2の絶縁構造体 I 2 dが露出するまでたとえばSF6 を用いてエッチングすることによって、コンタクトK dが形成される。

【0080】第1の実施例の場合と同様、第1のコンデンサプレートPld、コンデンサ誘電体Kddおよび第2のコンデンサプレートP2dが形成される(図21、図22参照)。

【0081】第5の実施例によれば、第5の基板1eがその表面Oeに隣接する層Sにおいてn形でドープされる。層Sのドーパント濃度は約10²⁰cm⁻³である。エピタキシャルにより、チャネル領域Kaeのためのp形ドープ層SKeが形成される。チャネル領域Kaeのための層SKeのドーパント濃度は約10¹⁷cm⁻³である(図23参照)。ホトリソグラフィ法を用いることで、イオン注入によりn形にドープされた第2のソース/ドレイン領域S/D2eのための領域Geが形成され、これらの領域はストライプ状であり互いに平行に延在している。領域Geのドーパント濃度は約5×10²⁰cm⁻³である。領域Geは約150nmの深さである(図23参照)。

【0082】約150 nmの厚さでSiO2 を析出する ことにより、第4の補助層H4eが形成される。約15 Onmの厚さでポリシリコンを析出することにより、第 5の補助層 (図示せず) が形成される。約150 nmの 厚さでSiO2を析出することにより、第3の補助層 (図示せず)が形成される(図24参照)。ホトリソグ ラフィ法により第3の補助層、第5の補助層ならびに第 4の補助層H4eが構造化される。SiO2 に対し選択 的にシリコンをエッチングすることにより、領域Geと 交差する方向で互いに平行に延在する第2のトレンチG 2 eが形成され、その際、構造化された第3の補助層は マスクとして用いられる。隣り合う2つの第2のトレン チの各中央線間の間隔は約1 µmである。第2のトレン チG2eは約600nmの深さである。エッチャントと してはたとえばHBrFが適している。次に、第3の補 助層が除去されるまでSiO2がエッチングされる。 【0083】これに続いて第1の実施例の場合のように チャネルストップ領域Ceが形成され、この場合、第1 のトレンチG1aには各領域Geの間に位置する範囲が 対応する。約500nmの厚さでSiO2を析出し、第 5の補助層が露出するまで化学機械的研磨を行うことに

50 【0084】領域Geを覆わないホトレジストマスクを

より、第2のトレンチG2eがSiO2によって充填さ

用いることでSiO2がエッチングされ、これによって第2のトレンチG2eの一部分に、SiO2の除去された凹欠部が生じる。その際、第5の補助層により第4の補助層H4eが補助される。

【0085】第2のスペーサSp2eを形成するため、 約50nmの厚さでSiO2が析出され、エッチバック される。次にイオン注入により、第2のトレンチG2e の底部に第1のソース/ドレイン領域S/D1eが形成 される。なお、イオン注入にあたり第2のスペーサSp 2eにより第2のトレンチG2eのエッジが保護され る。第1のソース/ドレイン領域S/D1eのドーパン ト濃度は約5×10²⁰cm⁻³である。第1のソース/ド レイン領域S/D1eは約300nmの深さである。ド ーパントはアニーリングにより活性化される(図24参 照)。

【0086】次に、SiO2 に対し選択的にシリコンが エッチングされ、これによって第5の補助層が除去さ れ、四欠部が約10µm深くなる。コンデンサ誘電体K deを形成するため、約9nmの厚さのONO層が形成 される。この目的でまずはじめに熱酸化により約3 nm 20 SiO2を成長させ、その後、約6nm窒化シリコンを 析出し、続いてこれを熱酸化により約3 nmの深さで酸 化させる。次に、ドープされたポリシリコンが約300 nmの厚さで析出され、第4の補助層H4eが露出する まで化学機械的研磨により平坦化される。その後、Si O2 に対し選択的にポリシリコンが約1150 nmの深 さでエッチングされる。これによってコンデンサのメモ リノードSpが形成される。たとえばCF4 プラズマを 用いた等方性エッチングにより、コンデンサ誘電体Kd eの露出部分が除去される(図24参照)。メモリノー 30 ドSpを第1のソース/ドレイン領域S/D1eと電気 的に接続する接続エレメントVeを形成するため、約3 00 nmの厚さでポリシリコンが析出され、第4の補助 層H4eが露出するまで化学機械的研磨により平坦化さ れる。次に、メモリノードSPの一部分とみなせる接続 エレメントVeが生じるまで、ポリシリコンがエッチバ ックされる。その後、第2のスペーサSp2eと第4の 補助層H4eが除去されるまで、SiO2がエッチング される。エッチャントしてたとえばHFが適している。 熱酸化により、約10nmの厚さのゲート誘電体Gde が成長させられる。ワードラインWleとゲート電極G aeを形成するため、約150nmの厚さでポリシリコ ンが折出され、ワードラインWleつまりはゲート電極 Gaeがスペーサのかたちで第2のトレンチG2eのエ ッジに生じるまで、エッチバックされる。ワードライン Wleは表面Oeよりも深い位置にある。さらに第2の 絶縁横造体 I 2 e を形成するため、約500 n mの厚さ でSiO2が析出され、第2のソース/ドレイン領域S /D2eが露出すまで化学機械的研磨により平坦化され る。次に、約500nmの厚さでタングステンが析出さ 50

れ、ホトリソグラフィ法により構造化される。これにより互いに平行に延在するストライプ状のビットラインB1eが生じ、それらはワードラインW1eに対し垂直に延びており、第2のソース/ドレイン領域S/D2eに接している(図25参照)。

【0087】なお、これら5つの実施例に関して、同様に本発明の枠内で多数の変形が考えられる。たとえば、先に挙げた層や領域やトレンチの寸法を個々の要求に合わせて任意に整合させることができる。同じことは先に10 挙げたドーパント濃度についてもあてはまる。また、化学機械的研磨の代わりにエッチバックを行うことができ、さらに導電形を取り替えてもよい。コンタクトのための材料として、他の導電材料も適している。熱酸化の代わりにTEOS法を使用することもできる。ホウケイ酸ガラスの代わりに、たとえばリンケイ酸ガラスやホウリンケイ酸ガラスも使用できる。また、タングステンの代わりに、たとえばA1SiCu、銅またはアルミニウムを用いてもよい。

【0088】第4の実施例の場合のように、第1~第3の実施例において第2のトレンチG2dの底部構造体を省略できる。この場合、第2のトレンチの一部分における付加的な凹欠部も省略できる。これとは逆に、第4の実施例において底部構造体を形成することができる。底部構造体の高さ設定に対し適切な垂直方向の許容範囲を保持する目的で、第2のトレンチをたとえば200nm低くエッチングすることができる。

【0089】第2の実施例による第1のソース/ドレイ ン領域を第1のコンデンサプレートと、マスクされたエ ッチングにより形成されるコンタクトを介して接続する こともできるし(第1、第3、第4の実施例)、あるい はコンタクトなしで接続することもできる(第5の実施 例)。また、第1、第3、第4の実施例による第1のソ ース/ドレイン領域を第1のコンデンサブレートと、セ ルフアライメントされたコンタクトを介して接続するこ ともできるし (第2の実施例)、あるいはコンタクトな して接続することもできる(第5の実施例)。さらに第 5の実施例による第1のソース/ドレイン領域をビット ラインと、セルフアライメントされたコンタクトを介し て接続することもできるし (第2の実施例)、あるいは マスクされたエッチングにより形成されるコンタクトを 介して接続することもできる(第1、第3、第4の実施 例)。

【図面の簡単な説明】

【図1】チャネル領域のための層を有しソース/ドレイン領域のための層の形成された第1の基板の断面図である。

【図2】図1による断面図にトレンチ、ビットラインおよび第1の絶縁構造体が形成された後の様子を示す図である。

) 【図3】図2の断面に対し垂直な断面図を示す図であ

り、この場合、第1の補助層、第2の補助層、第3の補助層、第3の神助層、第2のトレンチ、第1のソース/ドレイン領域、チャネル領域、第2のスペーサならびに第2のソース/ドレイン領域がすでに形成されている。

【図4】図3から複数のステップを経た後の断面図である

【図5】第1の拡散領域、底部構造体およびチャネルストップ領域が形成された後の断面図である。

【図6】図5から複数のステップを経た後の断面図である。

【図7】第1の基板の平面図であり、チャネルストップ 領域形成に用いられる第1および第2のホトレジストマ スクと第1および第2のトレンチを示す図である。

【図8】ゲート誘電体、ワードライン、ゲート電極、第 2の絶縁構造体、コンタクト、第1のコンデンサプレート、コンデンサ誘電体、ならびに第2のコンデンサプレートが形成された後の様子を示す断面図である。

【図9】第2の基板の断面図であり、チャネル領域のための層、ソース/ドレイン領域のための層、第1のマスク、第1のトレンチ、ビットラインおよび第2の拡散領 20域が形成された後の様子を示す図である。

【図10】図9の断面に対し垂直な断面図であり、第2のトレンチ、第2のソース/ドレイン領域、第1の拡散 領域、底部構造体、チャネルストップ領域、ゲート誘電 体、ワードライン、ゲート電極、第2の絶縁構造体、コンタクト、第1のコンデンサプレート、コンデンサ誘電 体、ならびに第2のコンデンサプレートが形成された後の様子を示す図である。

【図11】第3の基板の断面図であり、チャネル領域のための層、ソース/ドレイン領域のための層、第1のマ 30スク、第1のトレンチ、第3の絶縁構造体、ならびにビットラインが形成された後の様子を示す図である。

【図12】図11の断面に対し垂直な断面図であり、絶縁構造体、第1の補助層、第2の補助層、第4の補助層、第5の補助層、第5の補助層、第3の補助層、第2のトレンチ、第2のスペーサ、ならびに第2のソース/ドレイン領域が形成され、第2のトレンチが部分的にいくらか深くエッチングされた後の様子を示す図である。

【図13】図12から複数のステップを経た後の様子を示す断面図である。

【図14】 導電性構造体の一部分としてポリシリコンから成る構造体と第1の拡散領域が形成された後の図12による断面の様子を示す図である。

【図15】図14から複数のステップを経た後の様子を示す断面図である。

【図16】底部構造体、ゲート誘電体、ワードライン、ゲート電極、第2の絶縁構造体、コンタクト、第1のコンデンサプレート、コンデンサ誘電体、ならびに第2のコンデンサプレートが形成された後の図14の断面の様子を示す図である。

【図17】図16から複数のステップを経た後の断面の 様子を示す図である。

10 【図18】第4の基板の断面図であり、ビットラインの ための層、チャネル領域のための層、およびソース/ド レイン領域のための層が形成された後の様子を示す図で ある。

【図19】第1のトレンチ、第1の絶縁構造体、第3の 補助層ならびに第2のトレンチが形成された後の図18 の断面の様子を示す図である。

【図20】図19の断面に対し垂直方向の第1の基板の 断面図であり、図19から複数のステップを経た後の様 子を第2のトレンチの沿って示す断面図である。

0 【図21】チャネルストップ領域、ゲート誘電体、ワードライン、ゲート電極、第2の絶縁構造体、コンタクト、第1のコンデンサプレート、コンデンサ誘電体、ならびに第2のコンデンサプレートが形成された後の図19の断面の様子を示す図である。

【図22】図21から複数のステップを経た後の断面の 様子を示す図である。

【図23】第5の基板の断面図であり、チャネル領域と ドープ領域ための層が形成された後の様子を示す図である。

80 【図24】第4の補助層、第2のトレンチ、チャネルストップ領域、第1のソース/ドレイン領域、コンデンサ誘電体、ならびにメモリノードが形成された後の図23の断面の様子を示す図である

【図25】接続ライン、ゲート誘電体、第2の絶縁構造 体、ワードライン、ゲート電極、ならびにビットライン が形成された後の図24の断面を示す図である。

【符号の説明】

1a~1e 基板


Oa~Oe 基板表面


40 SSa~SSe n形ドープ層


SKa~SKe p形ドープ層


Gla~Gle 第1のトレンチ

G2a~G2e 第2のトレンチ










【図25】



フロントページの続き

(72)発明者 ヘルムート クローゼ アメリカ合衆国 ニューヨーク フェアウェイ ポウキープシー 18